VHDL/FPGA/Verilog

开发平台：

VHDL

I8253f.tan.rpt：源码内容

; N/A ; 388.95 MHz ( period = 2.571 ns ) ; cnt1[11] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.387 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 389.11 MHz ( period = 2.570 ns ) ; cnt1[9] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.386 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 396.35 MHz ( period = 2.523 ns ) ; cnt1[6] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.339 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 399.68 MHz ( period = 2.502 ns ) ; cnt1[15] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.318 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 403.23 MHz ( period = 2.480 ns ) ; cnt1[12] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.296 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 404.86 MHz ( period = 2.470 ns ) ; cnt1[5] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.286 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 427.17 MHz ( period = 2.341 ns ) ; cnt1[13] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.157 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 431.97 MHz ( period = 2.315 ns ) ; cnt1[4] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.131 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 433.28 MHz ( period = 2.308 ns ) ; cnt1[3] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.124 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[1] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[2] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[10] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[11] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[6] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[13] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[14] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[7] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[12] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 445.24 MHz ( period = 2.246 ns ) ; cnt1[1] ; cnt1[8] ; clk1 ; clk1 ; None ; None ; 2.062 ns ;
; N/A ; 450.45 MHz ( period = 2.220 ns ) ; cnt1[2] ; cnt1[4] ; clk1 ; clk1 ; None ; None ; 2.036 ns ;
; N/A ; 450.45 MHz ( period = 2.220 ns ) ; cnt1[2] ; cnt1[15] ; clk1 ; clk1 ; None ; None ; 2.036 ns ;
; N/A ; 450.45 MHz ( period = 2.220 ns ) ; cnt1[2] ; cnt1[5] ; clk1 ; clk1 ; None ; None ; 2.036 ns ;
; N/A ; 450.45 MHz ( period = 2.220 ns ) ; cnt1[2] ; cnt1[9] ; clk1 ; clk1 ; None ; None ; 2.036 ns ;
; N/A ; 450.45 MHz ( period = 2.220 ns ) ; cnt1[2] ; cnt1[3] ; clk1 ; clk1 ; None ; None ; 2.036 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'gate1' ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; edge1 ; edge1 ; gate1 ; gate1 ; None ; None ; 0.488 ns ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk2' ;
+-----------------------------------------+-----------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 318.67 MHz ( period = 3.138 ns ) ; cnt2[13] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.954 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 336.59 MHz ( period = 2.971 ns ) ; cnt2[10] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.787 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 349.90 MHz ( period = 2.858 ns ) ; cnt2[7] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.674 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 351.74 MHz ( period = 2.843 ns ) ; cnt2[11] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.659 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 353.48 MHz ( period = 2.829 ns ) ; cnt2[1] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.645 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 365.50 MHz ( period = 2.736 ns ) ; cnt2[14] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.552 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 371.47 MHz ( period = 2.692 ns ) ; cnt2[6] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.508 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 375.38 MHz ( period = 2.664 ns ) ; cnt2[4] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.480 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 388.05 MHz ( period = 2.577 ns ) ; cnt2[2] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.393 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 396.51 MHz ( period = 2.522 ns ) ; cnt2[15] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.338 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 400.80 MHz ( period = 2.495 ns ) ; cnt2[12] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.311 ns ;
; N/A ; 401.93 MHz ( period = 2.488 ns ) ; cnt2[13] ; cnt2[0] ; clk2 ; clk2 ; None ; None ; 2.303 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 402.25 MHz ( period = 2.486 ns ) ; cnt2[9] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.302 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[7] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[4] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[14] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[12] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[15] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[9] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[8] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[3] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[5] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[10] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 424.99 MHz ( period = 2.353 ns ) ; cnt2[8] ; cnt2[2] ; clk2 ; clk2 ; None ; None ; 2.169 ns ;
; N/A ; 427.90 MHz ( period = 2.337 ns ) ; cnt2[3] ; cnt2[13] ; clk2 ; clk2 ; None ; None ; 2.153 ns ;
; N/A ; 427.90 MHz ( period = 2.337 ns ) ; cnt2[3] ; cnt2[1] ; clk2 ; clk2 ; None ; None ; 2.153 ns ;
; N/A ; 427.90 MHz ( period = 2.337 ns ) ; cnt2[3] ; cnt2[11] ; clk2 ; clk2 ; None ; None ; 2.153 ns ;
; N/A ; 427.90 MHz ( period = 2.337 ns ) ; cnt2[3] ; cnt2[6] ; clk2 ; clk2 ; None ; None ; 2.153 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'gate2' ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; edge2 ; edge2 ; gate2 ; gate2 ; None ; None ; 0.488 ns ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'WR' ;
+------------------------------------------+----------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From ; To ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+----------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; write2 ; wover2 ; WR ; WR ; None ; None ; 1.358 ns ;
; Not operational: Clock Skew > Data Delay ; write1 ; wover1 ; WR ; WR ; None ; None ; 1.420 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[4]$latch ; WR ; WR ; None ; None ; 3.114 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[9] ; WR ; WR ; None ; None ; 1.349 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[4]$latch ; WR ; WR ; None ; None ; 1.723 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[4]$latch ; WR ; WR ; None ; None ; 2.119 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[12] ; WR ; WR ; None ; None ; 1.317 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[2] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 0.889 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[11] ; WR ; WR ; None ; None ; 1.339 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[3] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 0.938 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[3]$latch ; WR ; WR ; None ; None ; 3.338 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[6]$latch ; WR ; WR ; None ; None ; 3.345 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[1] ; cmd0[1] ; WR ; WR ; None ; None ; 1.088 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[4]$latch ; WR ; WR ; None ; None ; 1.908 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[10] ; WR ; WR ; None ; None ; 1.366 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[5]$latch ; WR ; WR ; None ; None ; 3.382 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[11] ; WR ; WR ; None ; None ; 1.491 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[3]$latch ; WR ; WR ; None ; None ; 1.947 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[14] ; WR ; WR ; None ; None ; 1.429 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[6]$latch ; WR ; WR ; None ; None ; 1.954 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[8] ; WR ; WR ; None ; None ; 1.727 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[5]$latch ; WR ; WR ; None ; None ; 1.991 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[4]$latch ; WR ; WR ; None ; None ; 3.280 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[3]$latch ; WR ; WR ; None ; None ; 2.343 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[6]$latch ; WR ; WR ; None ; None ; 2.350 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[11] ; WR ; WR ; None ; None ; 1.528 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[4]$latch ; WR ; WR ; None ; None ; 2.476 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[9] ; WR ; WR ; None ; None ; 1.662 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[14] ; WR ; WR ; None ; None ; 1.485 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[0]$latch ; WR ; WR ; None ; None ; 3.370 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[2]$latch ; WR ; WR ; None ; None ; 3.370 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[7]$latch ; WR ; WR ; None ; None ; 3.557 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[10] ; WR ; WR ; None ; None ; 1.861 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; wover1 ; WR ; WR ; None ; None ; 1.304 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[5]$latch ; WR ; WR ; None ; None ; 2.387 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[13] ; WR ; WR ; None ; None ; 1.525 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[1]$latch ; WR ; WR ; None ; None ; 3.501 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[0]$latch ; WR ; WR ; None ; None ; 1.979 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[2]$latch ; WR ; WR ; None ; None ; 1.979 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[7]$latch ; WR ; WR ; None ; None ; 2.166 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[1]$latch ; WR ; WR ; None ; None ; 2.110 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[1] ; cmd1[1] ; WR ; WR ; None ; None ; 1.566 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[3]$latch ; WR ; WR ; None ; None ; 2.132 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; wover1 ; WR ; WR ; None ; None ; 1.476 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[15] ; WR ; WR ; None ; None ; 1.819 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[6]$latch ; WR ; WR ; None ; None ; 2.139 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[0]$latch ; WR ; WR ; None ; None ; 2.375 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[2]$latch ; WR ; WR ; None ; None ; 2.375 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[7]$latch ; WR ; WR ; None ; None ; 2.562 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[1]$latch ; WR ; WR ; None ; None ; 2.506 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[5]$latch ; WR ; WR ; None ; None ; 2.176 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[14] ; WR ; WR ; None ; None ; 1.949 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[13] ; WR ; WR ; None ; None ; 1.865 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[15] ; WR ; WR ; None ; None ; 1.678 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[10] ; WR ; WR ; None ; None ; 1.948 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[3]$latch ; WR ; WR ; None ; None ; 3.504 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[4]$latch ; WR ; WR ; None ; None ; 2.329 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[6]$latch ; WR ; WR ; None ; None ; 3.511 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[8] ; WR ; WR ; None ; None ; 1.708 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[3]$latch ; WR ; WR ; None ; None ; 2.700 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[6]$latch ; WR ; WR ; None ; None ; 2.707 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[8] ; WR ; WR ; None ; None ; 1.823 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[13] ; WR ; WR ; None ; None ; 2.048 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[5]$latch ; WR ; WR ; None ; None ; 3.548 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[12] ; WR ; WR ; None ; None ; 1.970 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[0]$latch ; WR ; WR ; None ; None ; 2.164 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[2]$latch ; WR ; WR ; None ; None ; 2.164 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[7]$latch ; WR ; WR ; None ; None ; 2.351 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[5]$latch ; WR ; WR ; None ; None ; 2.744 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[1]$latch ; WR ; WR ; None ; None ; 2.295 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[9] ; WR ; WR ; None ; None ; 1.919 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[0]$latch ; WR ; WR ; None ; None ; 3.536 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[2]$latch ; WR ; WR ; None ; None ; 3.536 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[7]$latch ; WR ; WR ; None ; None ; 3.723 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[12] ; WR ; WR ; None ; None ; 2.242 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; wover2 ; WR ; WR ; None ; None ; 1.217 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[1]$latch ; WR ; WR ; None ; None ; 3.667 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[0]$latch ; WR ; WR ; None ; None ; 2.732 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[2]$latch ; WR ; WR ; None ; None ; 2.732 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[7]$latch ; WR ; WR ; None ; None ; 2.919 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[1]$latch ; WR ; WR ; None ; None ; 2.863 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[3]$latch ; WR ; WR ; None ; None ; 2.553 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[1] ; cmd2[1] ; WR ; WR ; None ; None ; 0.752 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[6]$latch ; WR ; WR ; None ; None ; 2.560 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[0] ; WR ; WR ; None ; None ; 1.458 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[5]$latch ; WR ; WR ; None ; None ; 2.597 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; wover2 ; WR ; WR ; None ; None ; 1.478 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[4] ; wover0 ; WR ; WR ; None ; None ; 0.984 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[0]$latch ; WR ; WR ; None ; None ; 2.585 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[2]$latch ; WR ; WR ; None ; None ; 2.585 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[7]$latch ; WR ; WR ; None ; None ; 2.772 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[10] ; WR ; WR ; None ; None ; 1.700 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[8] ; WR ; WR ; None ; None ; 1.698 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[1] ; WR ; WR ; None ; None ; 1.699 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[1]$latch ; WR ; WR ; None ; None ; 2.716 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[11] ; WR ; WR ; None ; None ; 1.934 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[7] ; WR ; WR ; None ; None ; 1.881 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[6] ; WR ; WR ; None ; None ; 1.880 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[15] ; WR ; WR ; None ; None ; 2.774 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[9] ; WR ; WR ; None ; None ; 1.733 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[3] ; WR ; WR ; None ; None ; 2.139 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; wover0 ; WR ; WR ; None ; None ; 1.409 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[2] ; WR ; WR ; None ; None ; 1.993 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[13] ; WR ; WR ; None ; None ; 1.827 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[12] ; WR ; WR ; None ; None ; 2.024 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[4] ; WR ; WR ; None ; None ; 2.027 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[4] ; WR ; WR ; None ; None ; 2.066 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[10] ; WR ; WR ; None ; None ; 2.106 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[8] ; WR ; WR ; None ; None ; 2.104 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[14] ; WR ; WR ; None ; None ; 1.977 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[9] ; WR ; WR ; None ; None ; 2.009 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[11] ; WR ; WR ; None ; None ; 2.355 ns ;
; Not operational: Clock Skew > Data Delay ; lock[5] ; dataout[5]$latch ; WR ; WR ; None ; None ; 0.927 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[15] ; WR ; WR ; None ; None ; 2.346 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[5] ; WR ; WR ; None ; None ; 2.200 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[3] ; WR ; WR ; None ; None ; 2.560 ns ;
; Not operational: Clock Skew > Data Delay ; lock[4] ; dataout[4]$latch ; WR ; WR ; None ; None ; 1.003 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[2] ; WR ; WR ; None ; None ; 2.414 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[12] ; WR ; WR ; None ; None ; 2.416 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[1] ; WR ; WR ; None ; None ; 2.458 ns ;
; Not operational: Clock Skew > Data Delay ; lock[14] ; dataout[6]$latch ; WR ; WR ; None ; None ; 1.085 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[0] ; WR ; WR ; None ; None ; 2.475 ns ;
; Not operational: Clock Skew > Data Delay ; lock[12] ; dataout[4]$latch ; WR ; WR ; None ; None ; 1.079 ns ;
; Not operational: Clock Skew > Data Delay ; lock[6] ; dataout[6]$latch ; WR ; WR ; None ; None ; 0.964 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[14] ; WR ; WR ; None ; None ; 2.394 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[13] ; WR ; WR ; None ; None ; 2.405 ns ;
; Not operational: Clock Skew > Data Delay ; lock[15] ; dataout[7]$latch ; WR ; WR ; None ; None ; 1.036 ns ;
; Not operational: Clock Skew > Data Delay ; lock[13] ; dataout[5]$latch ; WR ; WR ; None ; None ; 1.257 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[15] ; WR ; WR ; None ; None ; 2.751 ns ;
; Not operational: Clock Skew > Data Delay ; lock[2] ; dataout[2]$latch ; WR ; WR ; None ; None ; 1.009 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[5] ; WR ; WR ; None ; None ; 2.619 ns ;
; Not operational: Clock Skew > Data Delay ; lock[3] ; dataout[3]$latch ; WR ; WR ; None ; None ; 1.073 ns ;
; Not operational: Clock Skew > Data Delay ; lock[7] ; dataout[7]$latch ; WR ; WR ; None ; None ; 1.218 ns ;
; Not operational: Clock Skew > Data Delay ; lock[8] ; dataout[0]$latch ; WR ; WR ; None ; None ; 1.028 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[2] ; clk_out[1]$latch ; WR ; WR ; None ; None ; 1.959 ns ;
; Not operational: Clock Skew > Data Delay ; lock[11] ; dataout[3]$latch ; WR ; WR ; None ; None ; 1.189 ns ;
; Not operational: Clock Skew > Data Delay ; lock[9] ; dataout[1]$latch ; WR ; WR ; None ; None ; 1.453 ns ;
; Not operational: Clock Skew > Data Delay ; lock[0] ; dataout[0]$latch ; WR ; WR ; None ; None ; 1.207 ns ;
; Not operational: Clock Skew > Data Delay ; lock[10] ; dataout[2]$latch ; WR ; WR ; None ; None ; 1.214 ns ;
; Not operational: Clock Skew > Data Delay ; lock[1] ; dataout[1]$latch ; WR ; WR ; None ; None ; 1.333 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[4] ; cmd1[4] ; WR ; WR ; None ; None ; 0.501 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[7] ; WR ; WR ; None ; None ; 3.068 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[6] ; lock[6] ; WR ; WR ; None ; None ; 3.067 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[2] ; cmd2[2] ; WR ; WR ; None ; None ; 0.871 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[2] ; cmd1[2] ; WR ; WR ; None ; None ; 1.840 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[3] ; cmd1[3] ; WR ; WR ; None ; None ; 1.387 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[5] ; cmd2[5] ; WR ; WR ; None ; None ; 1.070 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[3] ; reg1 ; WR ; WR ; None ; None ; 0.822 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[3] ; clk_out[1]$latch ; WR ; WR ; None ; None ; 2.756 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[5] ; cmd1[5] ; WR ; WR ; None ; None ; 0.932 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[5] ; cmd0[5] ; WR ; WR ; None ; None ; 1.051 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[4] ; cmd0[4] ; WR ; WR ; None ; None ; 1.037 ns ;
; Not operational: Clock Skew > Data Delay ; set2[7] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 1.829 ns ;
; Not operational: Clock Skew > Data Delay ; set2[6] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 1.681 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[2] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 3.554 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[3] ; cmd2[3] ; WR ; WR ; None ; None ; 1.038 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[3] ; cmd0[3] ; WR ; WR ; None ; None ; 0.850 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[4] ; cmd2[4] ; WR ; WR ; None ; None ; 1.477 ns ;
; Not operational: Clock Skew > Data Delay ; set2[2] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 2.144 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[1] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 1.220 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[3] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 3.890 ns ;
; Not operational: Clock Skew > Data Delay ; set0[2] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 2.393 ns ;
; Not operational: Clock Skew > Data Delay ; wlh2[0] ; wlh2[0] ; WR ; WR ; None ; None ; 0.488 ns ;
; Not operational: Clock Skew > Data Delay ; wlh2[1] ; wlh2[1] ; WR ; WR ; None ; None ; 0.488 ns ;
; Not operational: Clock Skew > Data Delay ; set2[5] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 2.077 ns ;
; Not operational: Clock Skew > Data Delay ; set0[1] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 2.434 ns ;
; Not operational: Clock Skew > Data Delay ; set2[4] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 2.183 ns ;
; Not operational: Clock Skew > Data Delay ; set2[3] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 2.311 ns ;
; Not operational: Clock Skew > Data Delay ; wlh2[0] ; wlh2[1] ; WR ; WR ; None ; None ; 0.628 ns ;
; Not operational: Clock Skew > Data Delay ; set0[7] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 2.614 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[2] ; cmd0[2] ; WR ; WR ; None ; None ; 1.573 ns ;
; Not operational: Clock Skew > Data Delay ; set1[4] ; clk_out[1]$latch ; WR ; WR ; None ; None ; 1.286 ns ;
; Not operational: Clock Skew > Data Delay ; reg1 ; reg1 ; WR ; WR ; None ; None ; 0.488 ns ;
; Not operational: Clock Skew > Data Delay ; wlh1[1] ; wlh1[1] ; WR ; WR ; None ; None ; 0.488 ns ;
; Not operational: Clock Skew > Data Delay ; wlh1[0] ; wlh1[0] ; WR ; WR ; None ; None ; 0.488 ns ;
; Not operational: Clock Skew > Data Delay ; set0[3] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 2.715 ns ;
; Not operational: Clock Skew > Data Delay ; wlh1[0] ; wlh1[1] ; WR ; WR ; None ; None ; 0.514 ns ;
; Not operational: Clock Skew > Data Delay ; set0[6] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 2.601 ns ;
; Not operational: Clock Skew > Data Delay ; set0[5] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 2.640 ns ;
; Not operational: Clock Skew > Data Delay ; set1[3] ; clk_out[1]$latch ; WR ; WR ; None ; None ; 1.510 ns ;
; Not operational: Clock Skew > Data Delay ; set0[4] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 2.741 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[2] ; reg1 ; WR ; WR ; None ; None ; 1.844 ns ;
; Not operational: Clock Skew > Data Delay ; set1[2] ; clk_out[1]$latch ; WR ; WR ; None ; None ; 1.713 ns ;
; Not operational: Clock Skew > Data Delay ; set1[5] ; clk_out[1]$latch ; WR ; WR ; None ; None ; 1.812 ns ;
; Not operational: Clock Skew > Data Delay ; set1[0] ; clk_out[1]$latch ; WR ; WR ; None ; None ; 1.854 ns ;
; Not operational: Clock Skew > Data Delay ; set2[9] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 2.343 ns ;
; Not operational: Clock Skew > Data Delay ; set2[8] ; clk_out[2]$latch ; WR ; WR ; None ; None ; 2.368 ns ;
; Not operational: Clock Skew > Data Delay ; set1[6] ; clk_out[1]$latch ; WR ; WR ; None ; None ; 2.022 ns ;
; Not operational: Clock Skew > Data Delay ; set0[8] ; clk_out[0]$latch ; WR ; WR ; None ; None ; 2.578 ns ;
+------------------------------------------+----------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'RD' ;
+------------------------------------------+----------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From ; To ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+----------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; write1 ; wover1 ; RD ; RD ; None ; None ; 1.420 ns ;
; Not operational: Clock Skew > Data Delay ; write2 ; wover2 ; RD ; RD ; None ; None ; 1.358 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[9] ; RD ; RD ; None ; None ; 1.349 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[4]$latch ; RD ; RD ; None ; None ; 1.723 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[4]$latch ; RD ; RD ; None ; None ; 3.114 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[4]$latch ; RD ; RD ; None ; None ; 2.119 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[12] ; RD ; RD ; None ; None ; 1.317 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[2] ; clk_out[0]$latch ; RD ; RD ; None ; None ; 0.889 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[11] ; RD ; RD ; None ; None ; 1.339 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[3] ; clk_out[0]$latch ; RD ; RD ; None ; None ; 0.938 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[1] ; cmd0[1] ; RD ; RD ; None ; None ; 1.088 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[4]$latch ; RD ; RD ; None ; None ; 1.908 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[10] ; RD ; RD ; None ; None ; 1.366 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[11] ; RD ; RD ; None ; None ; 1.491 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[3]$latch ; RD ; RD ; None ; None ; 1.947 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[14] ; RD ; RD ; None ; None ; 1.429 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[6]$latch ; RD ; RD ; None ; None ; 1.954 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[4]$latch ; RD ; RD ; None ; None ; 3.280 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[8] ; RD ; RD ; None ; None ; 1.727 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[3]$latch ; RD ; RD ; None ; None ; 3.338 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[6]$latch ; RD ; RD ; None ; None ; 3.345 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[5]$latch ; RD ; RD ; None ; None ; 1.991 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[3]$latch ; RD ; RD ; None ; None ; 2.343 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[6]$latch ; RD ; RD ; None ; None ; 2.350 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[5]$latch ; RD ; RD ; None ; None ; 3.382 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[11] ; RD ; RD ; None ; None ; 1.528 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[4]$latch ; RD ; RD ; None ; None ; 2.476 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[9] ; RD ; RD ; None ; None ; 1.662 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[14] ; RD ; RD ; None ; None ; 1.485 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[10] ; RD ; RD ; None ; None ; 1.861 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; wover1 ; RD ; RD ; None ; None ; 1.304 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[5]$latch ; RD ; RD ; None ; None ; 2.387 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[13] ; RD ; RD ; None ; None ; 1.525 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[0]$latch ; RD ; RD ; None ; None ; 1.979 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[2]$latch ; RD ; RD ; None ; None ; 1.979 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[7]$latch ; RD ; RD ; None ; None ; 2.166 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; dataout[1]$latch ; RD ; RD ; None ; None ; 2.110 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[0]$latch ; RD ; RD ; None ; None ; 3.370 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[2]$latch ; RD ; RD ; None ; None ; 3.370 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[7]$latch ; RD ; RD ; None ; None ; 3.557 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[1] ; cmd1[1] ; RD ; RD ; None ; None ; 1.566 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[3]$latch ; RD ; RD ; None ; None ; 2.132 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; wover1 ; RD ; RD ; None ; None ; 1.476 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[15] ; RD ; RD ; None ; None ; 1.819 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[6]$latch ; RD ; RD ; None ; None ; 2.139 ns ;
; Not operational: Clock Skew > Data Delay ; read2 ; dataout[1]$latch ; RD ; RD ; None ; None ; 3.501 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[0]$latch ; RD ; RD ; None ; None ; 2.375 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[2]$latch ; RD ; RD ; None ; None ; 2.375 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[7]$latch ; RD ; RD ; None ; None ; 2.562 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[3]$latch ; RD ; RD ; None ; None ; 3.504 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[6]$latch ; RD ; RD ; None ; None ; 3.511 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[4] ; dataout[1]$latch ; RD ; RD ; None ; None ; 2.506 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[5]$latch ; RD ; RD ; None ; None ; 2.176 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[14] ; RD ; RD ; None ; None ; 1.949 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[13] ; RD ; RD ; None ; None ; 1.865 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[15] ; RD ; RD ; None ; None ; 1.678 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[5]$latch ; RD ; RD ; None ; None ; 3.548 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[10] ; RD ; RD ; None ; None ; 1.948 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[4]$latch ; RD ; RD ; None ; None ; 2.329 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[8] ; RD ; RD ; None ; None ; 1.708 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[3]$latch ; RD ; RD ; None ; None ; 2.700 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[6]$latch ; RD ; RD ; None ; None ; 2.707 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[5] ; set0[8] ; RD ; RD ; None ; None ; 1.823 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[13] ; RD ; RD ; None ; None ; 2.048 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[12] ; RD ; RD ; None ; None ; 1.970 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[0]$latch ; RD ; RD ; None ; None ; 2.164 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[2]$latch ; RD ; RD ; None ; None ; 2.164 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[7]$latch ; RD ; RD ; None ; None ; 2.351 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[5]$latch ; RD ; RD ; None ; None ; 2.744 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; dataout[1]$latch ; RD ; RD ; None ; None ; 2.295 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[0]$latch ; RD ; RD ; None ; None ; 3.536 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[2]$latch ; RD ; RD ; None ; None ; 3.536 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[7]$latch ; RD ; RD ; None ; None ; 3.723 ns ;
; Not operational: Clock Skew > Data Delay ; read1 ; dataout[1]$latch ; RD ; RD ; None ; None ; 3.667 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; set2[9] ; RD ; RD ; None ; None ; 1.919 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; set1[12] ; RD ; RD ; None ; None ; 2.242 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; wover2 ; RD ; RD ; None ; None ; 1.217 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[0]$latch ; RD ; RD ; None ; None ; 2.732 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[2]$latch ; RD ; RD ; None ; None ; 2.732 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[7]$latch ; RD ; RD ; None ; None ; 2.919 ns ;
; Not operational: Clock Skew > Data Delay ; cmd1[5] ; dataout[1]$latch ; RD ; RD ; None ; None ; 2.863 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[3]$latch ; RD ; RD ; None ; None ; 2.553 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[1] ; cmd2[1] ; RD ; RD ; None ; None ; 0.752 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[6]$latch ; RD ; RD ; None ; None ; 2.560 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[0] ; RD ; RD ; None ; None ; 1.458 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[5]$latch ; RD ; RD ; None ; None ; 2.597 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[4] ; wover2 ; RD ; RD ; None ; None ; 1.478 ns ;
; Not operational: Clock Skew > Data Delay ; cmd0[4] ; wover0 ; RD ; RD ; None ; None ; 0.984 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[0]$latch ; RD ; RD ; None ; None ; 2.585 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[2]$latch ; RD ; RD ; None ; None ; 2.585 ns ;
; Not operational: Clock Skew > Data Delay ; cmd2[5] ; dataout[7]$latch ; RD ; RD ; None ; None ; 2.772 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[10] ; RD ; RD ; None ; None ; 1.700 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[8] ; RD ; RD ; None ; None ; 1.698 ns ;
; Not operational: Clock Skew > Data Delay ; cmd[7] ; lock[1] ; RD ; RD ; None ; None ; 1.699 ns ;